# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

#### 007151539

WPI Acc No: 1987-151536/198722

Coplanarising conductor-insulator films on a substrate - by chem-mech

polishing with a slurry

Patent Assignee: IBM CORP (IBMC)

Number of Countries: 007 Number of Patents: 007

Patent Family:

	Patent No	Kind	Date	Applicat No	Kind	Date	Week	
<u></u>	EP 223920	Α	19870603	EP 86110461	A	19860729	198722	В
	JP 62102543	A	19870513	JP 86214224	Α	19860912	198725	
	CA 1245517	A	19881129			1	198901	
	US 4944836	A	19900731	US 85791860	A	19851028	199033	
	EP 223920	В	19910102			. 19	99102	
	DE 3676458	$\mathbf{G}$	19910207			1	99107	
	JP 8017831	A	19960119	JP 86214224	Α	19860912	199613	
			J	JP 94291012		19860912		

Priority Applications (No Type Date): US 85791860 A 19851028

Cited Patents: 2.Jnl.Ref; A3...8738; FR 2256260; No-SR.Pub; US 3836473; EP 13508

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 223920 A E 1

Designated States (Regional): DE FR GB IT

EP 223920 B

Designated States (Regional): DE FR GB IT

JP 8017831 A 7 H01L-021/3205 Div ex application JP 86214224

Abstract (Basic): EP 223920 A

Structure comprising coplanar conductive and insulator films is formed by: depositing one of the films on a substrate, the film having a non-planar upper surface; depositing the second film conformally on the first; and chem- mech polishing the structure with a slurry to remove the second film at a faster rate than the first until the surfaces of both films are coplanar. Slurry is pref. a soln. contg. dispersed Al2O3 or SiO2 particles.

USE/ADVANTAGE - Esp. in mfr. of planarised multilevel metal-semiconductor structure. Method is flexible and highly controllable, and is superior to dry etching planarisation methods.

/5

#### Abstract (Equivalent): EP 223920 B

A method of producing substantially coplanar metal and insulating films on a substrate (20,30) comprising the steps of: forming an insulating film (22,32) of a dielectric material having a recess (24,33) onto the top surface of said substrate; blanket depositing a metal film onto said insulating film to fill in particular said recess with metal; chem-mech polishing the top surface of the resulting structure with an acidic alumina based solution. (9pp)

#### Abstract (Equivalent): US 4944836 A

In the fabrication of planarised multilevel metal on a semiconductor substrate having active devices in it, the method for producing the multilevel metal, comprising coplanar conductive films (I) and insulator films (II) on the substrate, comprises firstly forming a first layer of (I) or (II) on the substrate, the first layer having a non-planar upper surface. A second layer of the other of (I) or (II) is then deposited on the first layer, the second layer having an upper surface generally following the topography of the upper surface of the first layer.

Finally, the structure is chem-mech polished, to remove the second layer at a faster rate than the first layer, until the upper surfaces of the first and second layers are coplanar.

ADVANTAGE - Complex, poorly controlled, costly and contaminating known dry etching planarisation techniques are avoided. (7pp Dwg.No.2B/4)m

Derwent Class: L03; U11

International Patent Class (Main): H01L-021/3205

International Patent Class (Additional): H01L-021/30; H01L-021/304;

H01L-021/768

⑩ 日本国特許庁(JP)

①特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

(番地なし)

昭62 - 102543

T.

@Int.Cl.4

識別記号

庁内勢理番号

匈公開 昭和62年(1987)5月13日

H 01 L 21/88 21/304 6708-5F B-7376-5F

発明の数 1 (全9頁) 審査請求 有

同平坦面の導電性膜および絶縁性膜の形成方法 69発明の名称

> 昭61-214224 ②特 頭

願 昭61(1986)9月12日 四出

發1985年10月28日發米国(US)到791860 優先権主張

アメリカ合衆国ニユーヨーク州ポーキプシー、タミダン・ クラウス・デイートリ 明 四発 者

ロード3番地 ツチ・ベイヤー

ウイリアム・レスリ 眀 ⑫発 者

アメリカ合衆国ニユーヨーク州ホープウエル・ジヤンクシ

ー・ガスリー

ョン、ヴアン・ウイツク・レーク・ロード394番地

インターナショナル・ ビジネス・マシーン

アメリカ合衆国 10504 ニユーヨーク州 アーモンク

ズ・コーポレーション

匈復代理人 最終頁に続く

原日

②出

弁理士 條田

#### 明

同平坦面の導電性膜および絶縁性 1. 発明の名称 膜の形成方法

#### 2. 特許請求の範囲

(1) 同平坦面 (Coplanar) の導電性膜かよび絶 緑性の膜を偏えた構造を基板上に作るための方法 であつて、

上記基板上に平坦でない表面を有する上記導電 性の膜または上記絶縁体の膜のいずれか一方の第 1の暦を形成し、

上記第1の層の上部表面の形状に従う上部表面 を有する上記導電性の膜または上記絶線体の膜の 他方の第2の暦を上記第1の暦上に付着し、

上記第1かよび第2の層の表面が実質的に同平 坦面になるまで上記第2の層を上記第1の層より 速い速度で除去するため、スラリを用いて上記構 造を化学機械的に研摩することを特徴とする、同 平坦面の導電性膜および絶線性膜の形成方法。

上記第1の層は上記絶縁体の膜であり、上記

第2の層が少くとも上記第1の層の上記上部表面 の平坦でない範囲と同じ厚さであることを特徴と する特許請求の範囲第(1)項記載の方法。

(3) 上記第1の層は上記導電性の膜であり、上記 第2の層が上記第1の層の平坦でない範囲と同じ 厚さでないことを特徴とする特許請求の範囲第(1) 項記載の方法。

#### 3. 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は高性能VLSI半導体チップの製造に 関し、さらに具体的には、改善された研摩スラリ を用いる化学機械的研學技術により基板上に同平 坦面の金属/絶縁体膜を作るための方法に関する ものである。上記方法は平坦化されたマルチレベ ル金属半導体構造の製造に広い用途を見出すこと ができる。

〔従来技術及び発明が解決しよりとする問題点〕

半導体チップは接点が配線金属線条のパターン により相互接続されたデバイスの配列から成る。 VLSIチップでは、これらの金属パターンを多 **圏化し、絶様材料の層により多層化する。それぞ** れの金属配線パターン間の相互接続は上記絶縁材 科の眉を貫いてエッチングした穴(すなわちパイ ヤホール)により行なり。典型的なチップ設計は 1つまたは2つの配線レベルから成り、最新の技 術では3つの配線レベルである。回路のコストや 性能に関して製造工程で常に要求されているのは、 補足的な配線レベルによつて付加的な処理工程が 必要になつても、その回路に競争力があるという ことである。しかし、今日広く用いられていると は貫え、パイヤホールを用いる技術は多くの制限 と欠点を有し、第2図から明らかに理解されるよ うに、金属層の数が増加するに従つて配線は増々 難しくなる。

第2図に示す半導体構造10は上記従来技術の

(いわゆるネッキング効果)である。これらの問題はこの産業で要求されている高水準の信頼性にとつては受け入れ難いものである。したがつて、現在真剣に必要とされているのは、そのような不規則な表面を平坦化するという差し迫つた問題を解決するためバイヤホール技術を改善することである。

最新の平坦化技術の典型的な一例をヨーロとが特許出願番号80302457.9 に見出するとの参照文献によれば、半導体で登る。この参照文献によれば、半導体で登れてきる。すなわち、上記を形成したできる。するとというなができる。するとと、上記を形成したのでは、次方を同じ速度でエッチングする反応があるとしたのでは、反応がスは発素化合物と数素をペースとした化合物と水素または酸素のでは、変素をペースとした化合物と水素または酸素のでは、変素をペースとした化合物と水素または酸素のでは、変素をペースとした化合物と水素または酸素の平りに対するのでは、変素をペースとした化合物と水素または酸素の平りに対するのでは、反応がスは、反応がスには、反応がスに、反応がスに、反応がスに、反応がスに、反応がスに、反応がスに、反応がスとした化合物と水素または酸素の平りに対する。

典型的な一例である。それは二酸化シリコン (SiO2)のパターン化された第一の絶縁層12をその上に有する所定の導電形のシリコン基板11から成る。第1レベルのメタライズをパイヤホール14を介して基板の領域15と電気的に接触する金属ランド13により表す。それは、たとえばオーミンクコンタクトとして、パイポーラ・トランジスタ(図示せず)のエミンタ領域と接触する。

金属ランド16により表される第2レベルのメタライズは第2の絶録層18のバイヤホール17を介して金属ランド13と電気的に接触する。この構造を第3の絶縁層19でパツシベートする。 第2図に示す構造は一定の割合で描かれていないが、標準的工程から生じる平坦からはほど遠い非常に不規則な表面についての概念を示す。

そのような構造で知られている問題点は、第1 に間の絶縁層が薄くなることに帰因した第1 およ び第2 レベルのメタライズ間の位置 A における電 位短絡であり、第2 に位置 B における金属層が薄 くなることに帰因した位置 B での電位開放の問題

合物である。それぞれの材料に対して反応ガスを 適切に選択しなければならない。

この工程は以下に挙げる幾つかの重大な欠点を 有する。

- (1) 第 2 レベル (および次のレベルの)メタライズのみが平坦化されるので、第 2 レベルの金属ランドに対するネッキングの電位危険が依然として存続する (ヨーロッパ特許出額番号80302457.9の第5図参照)。
- (2) 第2の絶録暦は第1レベルの金属ランドが第1の絶録暦の上にある位置では非常に薄い。このことはそれぞれのレベルにおける金属顧問の短絡および望ましくない寄生キャパシタンスおよび結合をも引起す可能性がある(ヨーロッパ特許出願番号80302457.9の第5図参照)。
- (3) 工程を終らせるためのエッチング停止障壁が 元々偏わつておらず、さらにウエハ内およびウェ ハ間にエッチング速度の変動があるので、エッチ ング・バック動作を非常に正確に制御しなければ ならない。危険は第 1 レベルのメタライズの上部

を解出することである(ヨーロッパ特許出願番号 803024579の第5図参照)。

(4) 上記エッチング停止障壁がないので、反応ガスの性質を変えて、アルミニウムの乾式エッチングを2段階工程で行なり(第12かよび第13図 参照)。

さらに一般には、レジスト平坦化媒体を有する。 金属のプラズマ・エッチングまたは反応性イオン・エッチング(RIE)は半導体デバイスを平りの好ましい方法に見えるが、それらの好なに関系を有する。第1に、これらの技術は全ての金属に用いることはできず、は発化である。次になかるの表はである。次にながるでは、アルミニウムに関するの存在になったののは、アルミニウムに関係を持ちらになる。このAl203層を除去するには現代なる。このAl203層を除去するには現代なる。このAl203層を除去するには現代なる。このAl203層を除去するには現代なる。このAl203層を除去するには現代なる。このAl203層を除去するには現代なるののAl203層を除去するには現代なる。このAl203層を除去するには現代なる。これでは、BIE工程は複雑を表していた。最後に、RIE工程は複雑を表していた。最後に、RIE工程は複雑を表していた。最後に、RIE工程は複雑を表していた。最後に、RIE工程は複雑を表していませばないた。最後に、RIE工程は複雑を表していませばないた。

をペースとしたシリカまたはアルミナ・スラリの ような標準的研摩スラリを用いることができる。

さらに、1つの研摩スラリの使用に関する情報をIBMテクニカル・デイスクロージャ・ブルテンVol.24、No.4、1981年、P.2138に発表された第2の論文に見出すことができる。後者によれば、試験用チップまたはそれを含む1枚のウエハを金属スタッド(直径25cm)上に載せ、次にそれをチップの表面を研摩する市販の並行研を装置の中に挿入する。この論文は前に引用した技術の欠点をはつきりと指摘し、具体的には、研摩工程がウェハにとつて破壊的であるが関係する。また、論文はチップ上の限定されたが分にするときは、論文はチップ上の限定されたが分になける第2レベルの金属を手で除去するためアルミナ粉末のスラリに浸した鉛筆形の消しゴムの使用を提案している。

アルミナ・スラリを有する上記機械的研摩技術 を多層化された金属構造の研摩に当業者が適用す るのを訪げる幾つかの理由がある。第1に、アル で費用がかかる。さらに、レジストの使用は 汚染 源にもなり得る。

金属および絶縁体を平坦化するため化学機械的研摩工程を用いることについてはこれまで全く提案されていなかつた。機械的研摩(すなわち摩託研摩)の使用が試験目的のための第2レベルのメタライズにおけるアルミニウム・ランドの急速除去に対する C・H・スクリブナ (Serivner) により書かれた 2 つの論文に最近報告された。

IBMテクニカル・デイスクロージャ・プルテン、 Vol. 20、No. 1 1 A、P. 4 4 3 0 - 4 4 3 1、1978年4月に発表された第1の論文では、試験用テップの特別な設計は研究室での容易な診断に向いていると記載されている。記載されたこの試験用テップを使うには、人はパイヤホールを分離するため第2レベルにおける金属を除去する能力を持たねばならない。これはウェハ全体を並行研摩することにより摩耗的に選成される。金属は調査のためパイヤホール内に元のまま残される。研摩スラリの組成は明らかにされていないが、水

ミナは研摩剤であると考えられる。ラッピングに用いられるとはいえ、シリカ・スラリと比べて結晶損傷傾向が大きいため、アルミナはシリコン基板の最終的化学機械的研摩のためには用いられない。しかし、T・フナッ(Funatsu)への米国特許第4375675号はSi3N4エッチング停止層に対してポリシリコン充塡物の強化学では対してポリシリカの強力を有するアルミナ・スラリを用いるポリシリコン分離平均について記載している。しかし、能動および受動デバイスは両方とも工程のこの段階ではまって見ばされなかつた。同様な開示を米国特許第3911562号に見出すことができる。

別の理由は、絶縁表面から A & - C u 層を除去するため水をベースとしたアルミナ・スラリを用いる機械的研摩の使用はメタライズ構造を作るための制御可能な工程をもたらさないということである。そのようなスラリは A & - C u むよび S i O 2 を同じエッチング速度で研摩し、絶縁層の相当な除去をもたらすことが後段に示される(表 I 参照)。

#### 持開昭62-102543(4)

したがつて、依然として基板上に同平坦面の金属 /絶縁体膜を作る新しい改良された方法が要求さ れている。

したがつて、本発明の主な目的は複雑な、不完全に制御された、費用のかかる、さらに汚染のもととなる乾式エッチング平坦化技術を必要とすることなく基板上に同平坦面(Copianar)の金属/ 絶縁体膜を作るための方法を提供することにある。

本発明の別の目的は金属または絶縁体の性質に 関するいかなる制限も持たない化学機械的技術に より基板上に同平坦面の金属/絶録体膜を作るた めの方法を提供するととにある。

本発明の別の目的は良好な金属形状が得られる 化学機械的技術により基板上に同平坦面の金属/ 絶級体膜を作るための方法を提供することにある。

本発明のさらに別の目的は、絶縁体または金属を非常に制御性の良い工程において自動エッチング停止障態として使用することを許容するため絶録体に対するのとはかなり違う金属に対する除去速度を有する改善された選択的スラリを用いる化

緑材料として用いる場合は、スラリは約3より小さい pH を生じるため希酸(典型的にはHNO3溶液)内のアルミナ粉末から成ることが好ましい。 所望ならば、好過な研摩停止材料は選化シリコン膜である。

上記方法は多層化された金属半導体構造の製造 工程におけるどのレベルのメタライズにおいてで も使りことができ、さらに平坦な要面を作るため 所期の回数だけ繰返すことができる。

第2の実施例では、バターン化された導電性材料の階を基板上に形成し、絶縁材料の階を基板に付着する。絶縁材料をスラリで化学機械的に研磨する。研摩停止層自体はやはり随意である。両実施例では、絶縁層はSiO2またはポリイミド、または他の材料で良い。

#### 〔寒施例〕

#### 991 T

第1A図には、ほぼ平坦な表面を有し、絶録暦 22を上に有する半導体物体または絶縁物体でよ 学機械的技術により、基板上に同平坦面の金属/ 絶様体膜を作るための方法を提供するごとにある。

#### [問題点を解決するための手段]

本発明によれば、基板を用意する工程、少くともパイヤホールと、線状くぼみ、またはそれらの組合せを有する絶縁材料の層を上配基板上に形成する工程を自然をして、上記金属をでは、上記金属に付着する工程を含み、上記金属に対する場合よりかなり速いのは、対対では、大変を存散とする方法により同平の金属が基板上に作られる。したができる。とと模が基板上に作られる。したができる。というに、一次の内によったは、の内によったは、の内によったは、の内によったは、の内によったは、の内によったは、というに、一次の内によったは、というに、一次の内によったは、一次の内によったは、一次の内によったは、一次の内によった。

A1-Cu のようなアルミニウムをベースとした 合金とSIO2のようなドープされた、またはドー プされていないガラス質をそれぞれ金属および絶

い基板21から成る構造20が描かれている。た とえば、 層22を形成する誘電体材料は厚さが所 期の金属の厚さと下側にある誘電体の厚さ(ゼロ の場合もあり得る)の相に等しいスパツタリング された二酸化シリコンでよい。研摩停止層、たと えばSizNAを研摩での一層良好な厚さの制御の ためSiOo(石英)の上部に付着することができ る。唐22を標準的なフォトリトグラフィ技術で パターン化して、所期のパターン、たとえばトレ ンチ24を生じる。トレンチとは、絶機層の厚さ を部分的に、または完全に貫通してもよい任意の 形状のくぼみを意味する。次にトレンチに金属を 満たし、たとえば金属線条23 mを作る。Al-Cu 合金のような高導電性金属が層23が構造に一律 に付着され、さらに上記トレンチ24を消たす。 以下の方法に従つて、合金をスパッタリングされ たSiOoの上部表面まで除去し、トレンチ内のも のはそのままにしておく。

構造を直径18インチのストラスパーグ( Strasbaugh)片面研摩装置のような市販の並

#### 特開昭62~102543(5)

行研學装置、またはIBMテクニカル・デイスクロージャ・ブルテイン、Vol.15、No.6、1972年11月、P.1760~1761に記載された装置の中に置く。好ましい組成の研摩スラリを2つの異なる方法で調整することができる。1リットルのDI水中に浮遊する1グラムのAl203粉末(0.06ミクロンの寸法)を90ccのDI水中にがける10ミリリットルのHNO3の容液と現合し、約3のpHを得る。または、2台のポンプ装置を用いて、磷酸をニードル弁により第1の溶液に加えて同じpHを得る。その他の研摩条件を以下に要約する。

研摩媒体 : p<sup>H</sup>が約3の酸をペースとしたアル ミナ・スラリ

スラリ流速:120 c c / 分

研摩圧 : 1 4 0 0 ~ 5 7 0 0 Kg/m<sup>2</sup>

研摩パッド:ローデル(Rodel)210 I2

(ローデル・プロダクツ社製)

水をペースとしたアルミナ・スラリを単独また

として一般に用いられてきたり、さらに上述のよ りに、試験または調査のため半導体構造の表面か ら金属ランドを除去するため用いられてきたこと は明らかである。しかし、事例1から明らかなよ うに、水中のAl<sub>2</sub>O<sub>3</sub>の使用はAl-Cuとスパッ タリングされた SiOっ間に所期の除去選択性を何 等もたらさず、とれは不十分にしか制御できない 工程でSiOっ層のかなりの部分も除去されること を意味する。対照的に、約3より小さい pfi を生 じるための酸の添加、特に $HNO_3$ の添加は A1-Cuの除去速度を大幅に増大させる化学機械的研 摩スラリを生じ、一方、予期しないことであるが、 スパッタリングされたSiOoの除去速度を同時に 減少させ、全体として他とは異なる大きなエッチ ング速度比をもたらす。 HNO3 は金属に対する周 知のエッチング剤であるが、驚くべきことには、 本方法では、金属の工程の終りにおいてトレンチ 内で腐食されない。上記方法は12回の別々の研 摩作業において再現可能なことが分つた。詳細に は、Al/CuとスパッタリングされたSiO2の間

は別の希敵と組合せて用いて、Al-Cu合金およびスパッタリングされたSiO2の研摩速度を測定した。その結果を下の表【に示す。

#### **表** 【

番号 スラリ Al-Cu スペッタリング エッチング された 超 成 速度 SiO<sub>2</sub>速度速度比

- 1 アルミナ+DI水 30 nm/分 30 nm/分 1
- 2 アルミナ+DI水 85nm/分 33nm/分 3 +硫酸(p<sup>H</sup>22)
- 3 アルミナ+DI水 107 nm/分 8 nm/分 13 +硝酸 (p<sup>H</sup> 2.2)
- 4 アルミナ+DI水 150nm/分 425nm/分 3 +酢酸(p<sup>H</sup> 2.8)

表 I の試験は酸の添加が水をベースとしたアルミナ・スラリのエンチング能力をある程度(事例 2 かよび 4 )または大幅に(事例 5 )改善することを示す。水をベースとしたアルミナ・スラリは 金属を除去したり金属試料を調整するため研摩剤

の他とは異なる大きなエッチング速度比は自動エッチング停止障壁として働くSiO2層であるトレンチ内の残りの金属の厚さに対するすぐれた制御を保証する。

第1 B図のようにトレンチ 2 4 を満たす金銭 2 3 cの上部表面は絶縁層に埋め込まれた導体の線または線条として考えることができる。したがつて、広い用途を見出すことが可能な非常に滑かな表面を備える同平坦面の金属/絶縁体膜を結果として得る。

#### 例Ⅱ

半導体構造30の限定された部分を第3A図に示す。それはスパッタリングされたSiO2のような誘電体材料のパターン化された暦32でパッシベートされた所定の導電形のシリコン基板31からなる。絶縁層はパイヤ(またはスルー)ホール33を備える。パイヤホールにより、絶縁層の厚さを完全に貫通し、金属で満たされたときそれぞれのレベルに置かれた導電性材料の間に電気的相

互接続をもたらす穴を意味する。 A & - C u のよう な高導電性金属の僧 3 4 を落板上に一様に付着した。金属は既にシリコン基板に形成されていた拡散領域 3 5 とオーミックコンタクトをなす。シリコン基板と関連して説明したが、基板は分離形(たとえば)セラミック、ガラス、または工程の前の段階で形成された金属層のいずれかであつてもよいことは言うまでもない。

例Iに関して説明した化学機械的研摩技術を実施した後で、第3B図に示す構造を結果として得る。パイヤホール33は完全に金属で満たされ、その上部表面は絶縁層32の上部表面と同平坦面である。金属54aはたとえばスタッドと考えることができる。したがつて、この場合には、次にマルチレベルの相互接続体系で用いることができる同平坦面の金属/絶録体膜も作られる。金属付着の前に、ブラチナ・シリサイド接点が領域35で形成されるか、または、所望ならば、充填金属が治金と接触することができる。

ガラス質のような他の誘電体材料、さらに種々の 重合体も用いることができる。使用される材料に おける唯一の制限は工程の残りの部分との適合性 と絶縁層内にトレンチまたはバイヤホールを形成 する能力である。両方とも標準的フォトリトグラ フィ技術を用いて形成する。次に、意図した金属 パターンを湿式またはRIEエツチング技術によ り誘電体に転写するが、微細な寸法が必要とされ るととろでは後者の方が好ましい。トレンチまた はパイャホールを形成するため使用可能な他の技 術には、投射レーザ支援エッチング、スパツタリ ング技術または反応イオン・ピーム・エッチング がある。絶縁層内に完成されたトレンチまたはバ イヤホールの寸法により画定されるので、微細な 金属形状が得られることが分る。絶縁体のRIE は金属のRIEよりもよく理解されると共にもつ と制御性にすぐれた工程である。本発明はその差 異を利用できる。スペッタリング、C V D または 電気めつきを含むどのような共形的技術によつて 金属を付着してもよい。もちろん、アルミニウム

例皿

例 I に関して数示された導電性の線が、または 例 I に数示された金属充填パイヤホールのいずれか を形成する工程の組合せは平坦化されたマルチレ ペル金属構造の製造をもたらす。第4 図に示すよう に、マルチレベル金属構造40 は多層金属構造42 を備えた基板41から成る。構造42は上述の化学 機械的研摩技術を連続的に適用して、絶縁体44 内に導電性の線43を、次に絶縁体46内に金属 充填パイヤホール45を、最後に絶縁体48内に 導電性の線47を形成することにより形成される。

\$102の代りにポリイミドを誘電体材料として使うことができる。スパッタリングされた\$i02 層を領準的スパッタリング技術により付着し、ポリイミドを標準的な回転および硬化工程により強布する。絶線層はほぼ平坦な表面を覆つて途布されるので、層は平坦化した膜である必要はなく、したがつて、酸化物が関係するところではPECVDのような高速付着技術を用いることができる。ドーブされた、またはドーブされていない

とその合金(Al-Si、Al-Cu)が好ましいとは言え、本発明はそれらに限定されるものではなく、他の金属も同様に使うことができる。 選択的な化学機械的研摩を用いて同平坦面の金属/絶縁体膜を作る本発明の広い概念は広い用途を有する。

本発明の第2の実施例では、絶縁材料の層を第

5 図に示すような下のレベルのバターン化された 金属の上に付着する。スラリの成分を適当に変え て、本発明の化学機械的研摩技術は研摩の終了時 に露出される下側にある導電性金属より大幅に速 い速度で上側にある絶縁材料を選択的に除去する ことにより、絶縁された構造を断続線50まで平 坦化するよりに適応できる。たとえば、絶縁材料 がスパッタリングされた SiOっであり、金属が AI - Cu であるとき、水酸化カリウムの塩基性溶液( nH約11万至115)とほぼ1万至10多の固体 含量を有するシリカ粒子とを含むスラリが好選で ある。研摩パッドの材料は好ましくはポリエステ ルであり、研學負荷の下で変形しないように十分 固い。最初の平坦化作用の間は、下側にある金属 構造の形状のため、高い地点51における絶縁材 科は低い地点 5 2 および 5 3 におけるより速い速 度で除去される。さらに、所望ならば、研摩エツ チング停止層を単独で用いるととができるが、ス ヲリの選択度が下側にある層の除去速度に製達し た上側にある層の除去速度に関して増大するとき

厚さよりも幾分小さい量に制限するととにより、 SiO2 はそれぞれの高い地点にわたつてほぼ同時 に除去される傾向がある。

#### [発明の効果]

複雑で費用がかかり、汚染のもととなる乾式エッチング平坦化技術を必要とすることなく、基板上に同平坦面(Coplanar)金属/絶縁体膜を作ることができる。

#### 4. 図面の簡単な説明

第1 A および第1 B 図は同平坦面の金属/絶縁体表面を作るため絶縁層内に形成された導電性の線に適用された本発明の第1 の実施例の方法を示す多層金属半導体構造の概略断面図、第2 図は標準的工程に従つて製造され、典型的な平坦でない表面を示す多層金属半導体構造の概略断面図、第3 A および第3 B 図は同平坦面の金属/絶録体膜を作るため絶縁体層内に形成された金属充填がイヤホールの形成に適用された本発明の第1 の実施例の方法を示す多層金属半導体構造の概略断面図、


下側にある構造の表面の残りの部分に対して、510ような高い地点の形状の寸法および密度にかかわらず、付着された絶縁材料の厚さをしむよび K レベルの金属を含わせた厚さより小さくする C とが平坦化の最適な結果を得るために好ましい C とが第2の実施例で分つた。一般に、化学機械的研摩において、絶縁材料の完全な平坦化が達成される前にスタッドの金属が到達されるように絶縁材料の厚さを選ばなければならない。通常、SiO2の厚さが大きすぎるときは、第5図のSiO2を大きなスタッドのような大きな形状にわたつて、またはスタッドの大きな配列にわたつて均一に除去することは分離されたスタッドにわたつて除去するよりも難しい。SiO2の厚さを獲われる金属の


第4回は平坦化されたマルチレベル金属構造を作るため上記工程を組合わせる本発明の第1の実施例の方法を示す多層金属半導体構造の概略断面図、第5回は同平坦面の絶縁体/金属表面を作るため下側のレベルのパターン化された金属の上に付着された絶縁材料の層に適用された本発明の第2の実施例の方法を示す多層金属半導体構造の概略断面図である。


20、30、40···・半導体構造、21、31、 41···・基板、22、32··・誘電体層、23、 34··・・導電性金属層、23a、43··・・金属線 条、24··・トレンチ、33、45··・・バイヤホ ール、44、46··・・絶縁体。

出 顧 人 インターナンコナル・ビジネス・マシーング・コーボレーション 復代理人 弁理士 篠 田 文 雄

## 特開昭62-102543(8)







第1頁の続き		
成発 明 者	スタンレー・リチヤー	アメリカ合衆国ニユーヨーク州ニユー・ウインドソー、チ
<b>4</b>	ド・マーカレウイツク	エリー・アベニユー17番地
	ズ	
②発 明 者	エリツク・メンデル	アメリカ合衆国ニユーヨーク州ポーキプシー、ハイ・ポイ
		ント・ドライブ3番地
砂発 明 者	ウイリアム・ジョン・	アメリカ合衆国ニユーヨーク州ニユーバーグ、ロツクウツ
	パトリツク	ド・ドライブ3番地
⑫発 明 者	キヤサリーン・アリ	アメリカ合衆国ニユーヨーク州ラグランジビル、アプト
	ス・ペリー	ン・ロード、アールデイ1、ボツクス17番地
②発 明 者	ウイリアム・アロン・	アメリカ合衆国ニユーヨーク州ポーキブシー、グリーンベ
	プリスキン	イル・フアームス・ロード 31番地
②発 明 者	ヤコブ・ライズマン	アメリカ合衆国ニユーヨーク州ポーキプシー、バーナー
		ド・アベニユー38番地
⑦発 明 者	ポール・マーチン・シ	アメリカ合衆国ニユーヨーク州ポーキプシー、ヒリス・テ
	ヤイブル	ラス46番地
砂発 明 者	チャールズ・ランパー	アメリカ合衆国ニユーヨーク州ワツピンジヤーズ・ホール
	ト・スタンドレイ	ズ、ヒルサイド・レーク、フロスト・ロード(番地なし)